Was ist der Unterschied zwischen Soft IP und Hard IP in VLSI?


Antwort 1:

IP-Cores in VLSI werden im Allgemeinen entweder als Soft-IP-Cores oder als Hard-IP-Cores lizenziert

Soft-IP-Cores sind IP-Blöcke, die in der Regel als synthetisierbare RTL-Modelle angeboten werden. Diese werden in einer der Hardware-Beschreibungssprachen wie SystemVerilog oder VHDL entwickelt.

Manchmal werden IP-Kerne auch synthetisiert und als generische Netzliste auf Gate-Ebene bereitgestellt, die dann auf beliebige Prozesstechnologien abgebildet werden kann. Dies fällt auch unter Soft-IP-Cores. Der Vorteil von Soft-IP-Kernen besteht darin, dass diese im Back-End-Placement- und -Routing-Ablauf von einem Verbraucher angepasst werden können, um sie beliebigen Prozesstechnologien zuzuordnen.

Harte IP-Kerne hingegen werden als Layout-Designs in einem Layout-Format wie GDS angeboten, das einer Prozesstechnologie zugeordnet ist und von einem Verbraucher direkt zum endgültigen Layout des Chips abgelegt werden kann. Diese Kerne können nicht für unterschiedliche Prozesstechnologien angepasst werden.

Im Allgemeinen werden digitale Logikkerne als Soft-IP-Kerne entwickelt und lizenziert. ZB: eine DRAM - Controller - IP, eine Ethernet - MAC - IP, eine AMBA - Bus - Protokoll - IP usw

Analog- und Mixed-Signal-Logikdesigns für Serdes, PLLs, ADC oder DAC, Phy-Layer-Logik für DDR, PCIE usw. werden im Allgemeinen als Hard-IP-Cores entwickelt und lizenziert.

Lesen Sie auch folgende verwandte Fragen:

  1. Ramdas Mozhikunnaths Antwort auf Was ist ein IP-Kern (Intellectual Property) in VLSI? Ramdas Mozhikunnaths Antwort auf Was ist der Unterschied zwischen Verification Intellectual Property (VIP) und Intellectual Property (IP) in VLSI?

Antwort 2:

Hard IPs und Soft IPs-Ansätze sind die beiden Methoden, mit denen IPs bereitgestellt werden.

Die Hard-Macro-Methode wird verwendet, um einen IP-Block zu übertragen, der nicht nur die Logikimplementierung, sondern auch die physische Implementierung enthält. Mit anderen Worten, das physische Layout einer harten Makro-IP wird in einer bestimmten Prozesstechnologie fertiggestellt und festgelegt.

Man kann also sagen, der größte Vorteil des Ansatzes mit harten Makros ist die Optimierung. Der harte Makroblock ist zeitgarantiert und layoutoptimiert. Der Nachteil ist die schlechte Portabilität, da sie bereits an eine bestimmte Prozesstechnologie gebunden ist.

In der Zwischenzeit hat ein Softmakro-IP nur die Logikimplementierung ohne das Layout.

Somit weist Soft-Macro-IP eine ausgezeichnete Portabilität auf. Es kann in jede ASIC-Bibliothek synthetisiert werden, wenn der RTL-Code und die Entwurfsbeschränkung verfügbar sind. Der Nachteil des Soft-Macro-Ansatzes ist die zusätzliche Arbeit der physischen Implementierung oder des Layouts. Verglichen mit einem harten Makro erfordert die Überprüfung eines weichen Makros auch mehr Aufmerksamkeit.

Für digitale IPs gibt es einen anderen Typ, der als Netzlisten-IP bezeichnet wird. Die Netzliste IP enthält hauptsächlich aus Sicherheitsgründen nur die Netzliste auf Gate-Ebene, jedoch nicht den RTL-Code. Die Netzlisten-IP kann für denselben Prozess oder dieselbe Bibliothek verwendet werden, oder sie kann für die Portierung verwendet und somit einem anderen Prozess oder einer anderen Bibliothek zugeordnet werden.

In der Regel werden IPs mit erheblichem analogen Inhalt als harte Makros bereitgestellt, da analoge IPs sehr prozess- und layoutabhängig sind. Digitale IPs hingegen können die Flexibilität haben, „hart“ oder „weich“ zu sein.

Viel Glück!